Совершенствование организации ядра СЭВМ. Часть 2.

Если выбранная команда принадлежит основному процессору, то она выполняется, а сопроцессор находится в режиме ожидания. Если же команда предназначается сопроцессору, то ожидает основной процессор, а выполнением команды занят сопроцессор.

В функции основного процессора входит также распознавание команд, адресованных сопроцессору, и поддержка сопроцессора при необходимости его обращения к памяти.

Для повышения производительности архитектура современных СЭВМ и процессорных БИС ориентирована на конвейерный способ выполнения вычислений, реализуемый как на микропрограммном уровне, так и на уровне выполнения машинных команд.

Необходимо отметить еще одно направление развития ядра ЭВМ, приобретающее популярность в последние годы, которое реализуется не только в однопроцессорных ЭВМ, но и в многопроцессорных и параллельных вычислительных структурах. Это так называемая архитектура RISC (Reduced Instruction Set Computer) — архитектура ЭВМ с упрощенной системой команд. Она развивается как альтернатива распространенной в настоящее время архитектуре CISC (Complex Instruction Set Computers), ориентированной на избыточный набор команд и способов адресации. По данной архитектуре, в частности, выполнены ССИС на первом этапе программы VHSIC. Однако CISC — процессоры, особенно использующие микропрограммный способ организации управления, очень трудоемки и дороги в разработке. Так, для разработки БИС 80386 фирме Intel потребовалось свыше четырех лет и более 150 млн. дол. БИС с архитектурой RISC требуют значительно меньшего времени и капиталовложений на разработку и поэтому скорее используют новейшие достижения технологии.

Отличительными чертами архитектуры RISC являются:

  • сокращенный набор команд; уменьшенный фиксированный формат команды; высокая степень конвейеризации вычислений, что позволяет выполнять все команды набора за один машинный цикл;
  • как правило, программный, а не микропрограммный способ управления в процессоре
. Ряд ведущих фирм США разрабатывают или приступили к выпуску 32-разрядных БИС с архитектурой RISC: типа 2000 (фирма MIPS Computer System), "Clipper" (Fairchild Semiconductor), VL86C010 (VLSI Technology), Am 2900 (AMD) и др.