Организация оперативной памяти ЭВМ "Электроника 100-25"

18-разрядный адрес мини-ЭВМ позволяет адресоваться к 248 Кбайт 16-разрядным ячейкам памяти (верхние 4К адресов предназначены для регистров внешних устройств) или к 256К ячейкам, содержащим байты, т. е. область адресов с 0 до 757777 отведена под оперативную память. Оперативная память организована в виде отдельных блоков (рис. 3.7) по 64 Кбайт каждый, максимальное количество блоков, подсоединяемых к Каналу, 4 (в последнем блоке должно быть запрещено обращение к последним 4 Кбайтам), и имеет следующие характеристики:

Основным логическим элементом в памяти является модуль управления, на который из Канала поступают сигналы управления, адресные сигналы. Сигнал =МН, возникающий при включении ЭВМ, устанавливает модуль в исходное состояние. По сигналу СИА начинается очередной цикл памяти, если нет регенерации, в противном случае процессор ждет окончания регенерации. Комбинация сигналов «Ввод» и «Вывод» определяет режим работы памяти: чтение или запись данных (слова или байта). Адрес блока памяти выбирается перемычками дешифратора адреса и определяется разрядами 13 ... 17 адреса. Разряды 07 ... 12 адреса выбирают столбец, а разряды 01 ... 06 — строку ячейки памяти. Разряд А00 является указателем байтов. Разряды адреса 13 ... 15 и тактовый сигнал поступают на дешифратор выбора одного из восьми банков памяти (один банк содержит 8 Кбайт).

Дешифратор выбора банка памяти расположен на модуле приема и передачи данных в Канал. Хранение данных осуществляется полупроводниковыми микросхемами К565РУ1, расположенными на восьми модулях емкостью 8 Кбайт каждый, причем один модуль содержит либо старшие, либо младшие байты двух соседних банков. Для сохранения данных в ячейках памяти производится их регенерация, построчно под действием внутреннего генератора с периодом 30 мкс. В одном цикле регенерации осуществляется восстановление всех 64 ячеек выбранной строки. Это позволяет производить регенерацию одновременно всех микросхем памяти.