МикроЭВМ «Электроника 60-1». Часть 1

МикроЭВМ «Электроника 60-1» является развитием микроЭВМ «Электроника 60». С этой модели начинается ряд микроЭВМ, отличающихся повышенным быстродействием, расширенным адресным пространством и расширенной системой команд.

Повышение быстродействия в 2...4 раза по сравнению с микроЭВМ «Электроника 60» достигнуто благодаря совершенствованию элементной базы, оптимизации выполнения микроинструкции, эмулирующих систему команд ЭВМ, реализации генератора тактовых импульсов процессора с переменным микропрограммно-управляемым циклом и другим схемотехническим решениям.

Расширение системы команд осуществлено с помощью микропрограммной эмуляции 46 инструкций, предназначенных для выполнения операций над данными в формате с плавающей точкой, т. е. введением в архитектуру процессора плавающей точки, и реализации команд управления памятью (введение диспетчера памяти). Это позволило обеспечить программную совместимость с мини-ЭВМ «Электроника 100-25» и Электроника 79».

Расширение адресного пространства до 256 и 4096 Кбайт достигнуто введением в процессор диспетчера памяти, обеспечивающего преобразование виртуальных 16-разрядных адресов 18- или 22-разрядные адреса физической памяти. Кроме того, это позволяет реализовать в микроЭВМ мультипрограммный режим работы.

МикроЭВМ «Электроника 60-1» включает две модификации МС1211 и МС1212, отличающиеся реализацией центрального процессора и составом входящих в нее модулей. МикроЭВМ MC121I обеспечивает быстродействие порядка 500 тыс. оп/с (коротких операций типа «регистр — регистр») и доступ к адресному пространству в 256 Кбайт. МикроЭВМ МС1212 имеет повышенное быстродействие — 600 тыс. оп/с и адресное пространство 4096 Кбайт.

Центральный процессор микроЭВМ «Электроника 60-1» M6 выполнен в виде отдельного модуля одинарной ширины (252 X 143 Х 12 мм) и реализует набор из 138 команд (92 — основные и 46 — операции с плавающей точкой). Основой центрального процессора Мб (рис. 4.4) является микропроцессорный комплект, состоящий из трех n-канальных МОП БИС: БИС микропроцессора, БИС диспетчера памяти и БИС процессора плавающей точки. БИС микропроцессора представляет собой микросборку, состоящую из двух БИС, каждая из которых выполнена в микрокорпусе. Одна из них выполняет функции блока управления (микропрограммной памяти), другая — функции блока обработки данных и реализует основной и базовый набор из 92 команд. Блок обработки данных (рис. 4.5) выполняет все арифметические и логические операции над данными, обеспечивает ввод-вывод 16-разрядных адресов и данных с шин Канала микроЭВМ (кроме операций перемещения адресов, выполняемых диспетчером памяти), а также вырабатывает большинство сигналов управления Каналом и внутренними циклами микропроцессора.

Структурная схема центрального процессора

Блок обработки данных содержит регистры общего назначения, регистр состояния процессора, несколько рабочих регистров, АЛУ и логику условных переходов.

16-разрядное АЛУ выполняет все арифметические и логические операции над числами. Тип и характер обрабатываемой информации определяет 16-разрядная микрокоманда, поступающая из регистра микрокоманд. 16-разрядные выходные данные из АЛУ поступают на вход мультиплексора записи, который передает по двунаправленной А-шине либо результат операции АЛУ, либо данные из канала микроЭВМ в блок регистров (порт А).

Схема блока обработки данных

Блок регистров состоит из девяти регистров общего назначения (РОЙ), пяти 16-разрядных рабочих регистров, используемых в качестве быстродействующей оперативной памяти для временного хранения промежуточных результатов операций АЛУ и регистра состояния процессора. Восемь 16-разрядных РОН (0... 7) используются здесь так же, как и у всех ЭВМ семейства: в качестве аккумуляторов, индексных регистров, указателей адресов, таблиц и т. д. Для обеспечения работы в двух режимах (пользователя и супервизора) микроЭВМ имеет два регистра R6 (указателя стека). В режиме пользователя не выполняются команды HALT, RESET и SPL. Регистр состояния процессора содержит информацию о текущем состоянии процессора (формат и назначение разрядов его приведены на рис. 3.4). Блок регистров является двухпортовым, причем порт В используется только для чтения данных, хранящихся в регистрах, а порт А — для чтения и записи. Регистр системных команд загружается текущей командой, а если это команды перехода (условного или безусловного), то логика перехода инициирует ветвление программы. Дешифратор адреса регистра обеспечивает непосредственный доступ к любому из регистров блока регистров.

Логика управления и формирования микрокоманд управляет работой микропроцессора и интерфейса Канала микроЭВМ.

Блок управления содержит память микропрограмм и логику вычисления следующего адреса и представляет собой набор из 25-разрядных микрослов, реализующих систему команд (набор из 92 команд) и команды пультового терминала. 25-разрядное микрослово делится на два поля: 16-разрядное поле микрокоманды и 9-разрядное поле следующего микрослова. Микрослово содержит кодированную микрокоманду, т. е. центральный процессор Мб реализован как устройство с вертикальным микропрограммированием. Коды системных команд и служебной информации на шинах данные/адрес записываются во входной регистр ПЛМ и оттуда поступают на вход ПЛМ. Первое слово, выбираемое из ПЛМ, содержит стартовый адрес микропрограммы, находящейся в ПЗУ, и реализует поступившую команду или микропрограмму, обрабатывающую прерывание. Кроме того, на вход ПЛМ поступает 9-разрядный код следующей команды, которая выбирается одновременно с текущей. Объединение ПЛМ и ПЗУ в одной БИС микропрограммной памяти позволило уменьшить время обработки данных центральным процессором и повысить быстродействие микроЭВМ. Память микропрограмм может быть увеличена установкой дополнительно до 32 БИС.

Диспетчер памяти (рис. 4.6) служит для увеличения адресного пространства ОЗУ до 25 или 4096 Кбайт, распределяет память между несколькими задачами и осуществляет защиту памяти от несанкционированного доступа. Увеличение адресного пространства достигается преобразованием 16-разрядного виртуального адреса, формируемого процессором, в 18- или 22-разрядный физический адрес памяти. Все операции диспетчер памяти производит с помощью наборов регистров активной страницы и регистров состояния и управления. Напомним, что каждый набор регистров активной страницы содержит восемь регистров адреса страницы (РАС) и восемь регистров признака страницы (РИС). Компаратор и схема защиты выполняют функцию защиты памяти от неразрешенных обращений в соответствии с информацией, содержащейся в РПС. Сумматор складывает виртуальный адрес с константой преобразования, которая содержится в РАС. Результат этой операции и представляет собой 18-разрядный адрес. Работа диспетчера памяти, формат и назначение его регистров рассмотрены в § 3.2 (мини-ЭВМ «Электроника 100-25»). Диспетчер памяти микроЭВМ отличается наличием третьего регистра состояния РСЗ, разрешающего 22-разрядную переадресацию, и набором из шести 64-разрядных накопительных регистров и регистра состояния ППТ АС0...6 (см. мини-ЭВМ «Электроника 79»).

Схема диспетчера памяти

МикроЭВМ «Электроника 60-1». Часть 2